インタビュー:ネットスピード社CEOがSOC設計を再考する

  • Linley Gwennap, 7th 7 2015

ムーアの法則が提示する難題の一つに、チップのトランジスタ数の増加に伴い設計時間が増えるということがあります。これと格闘するため、設計者はCPUDSOコアなどのIP(Intellectual Property)ブロックをよく再利用します。これらのIPブロックは、これまで商品に仕様された実績のある内製品や、IPベンダーからテスト済みのコンポーネントとしてライセンス購入したIPブロックだったりします。そしていずれの場合も設計し直したり再確認したりするという必要はありません。

しかしながら、問題はしばしばこれらの実績のあるブロックを、完全なSystem-on-a-chipSoC)として組み上げる際の接続時に起こってしまいます、特にチップ当りのIPコア数が増えるにしたがって問題は発生します。インターコネクトが不十分だと、ボトルネックや性能の低下を引き起こし、逆にインターコネクトが過剰な場合は消費電力や大サイズが増えてしまいコストが増大してします。うまくインターコネクトを設計しないとあちこちで過不足が生じ、その結果、機能エラーを起こしてしまいます。これらのエラーが見つかるまでに何か月かかかったり、テープアウトが延びてしまったりします。テープアウト後に発見されたエラーは、マスクセットを新規に作り直すのに何億円もかかってしまいます。このようなことがSoC設計を革新させるペースを鈍化させてしまいます。

スンダリー・ミトラ氏は、このような問題を解決するために2011年にネットスピード・システムズ社を共同創設しました。ミトラ氏は1988年にインテル社を皮切りに、その後12年間をサンマイクロシステムズ社で、合計25年間のチップ設計経験を持っています。同氏はまた2006年にミックスドシグナルの会社であるプリズム・サーキット社を設立し、同社は3年後の2009年にMosys社に買収されています。その経験から、SoC設計プロセスは基本的に崩壊していると認識するに至りました。同氏は共同設立者でCTOであるサイレシュ・クマール氏と共に、その解決策は設計者に可能な限り設計の初期段階にもっと視界を良くしてあげることにあると結論付けました。今回の独占インタビューでは、同氏がどこでそのようなアイデアを得て、それが設計プロセスをどのように改善するのかについて説明します。(後略)

 Full article: http://www.linleygroup.com/newsletters/newsletter_detail.php?num=5356

Request A Demo

ajaxloader

Crafted @ Lollypop.biz