現在のSoCにキャッシュコヒーレントなNoCが必要な理由

  • By Eric Esteve
  • 3rd 8 2015
  • 5

半導体市場で競合他社に遅れてハイテク製品を発売することは必ずしも不利ではありません。NetSpeedが開発したNocStudioは、アーキテクト設計者がバックエンド、フロアプラン、配置配線のギャップを埋めるSoCアーキテクチャを作成する際に役立つフロントエンド最適化設計ツールです。Sonicsからはおよそ20年、Arterisからは8年遅れて作成されたNetSpeedは、前向きな投資を行い(SonicsさらにはArterisでさえ設計の最適化の実現と配線の混雑の回避に向けたNoC統合の重要性を半導体業界に説いていました)、現在のマルチコア設計でNoCがキャッシュコヒーレンシをサポートすることが、最も重要なことであることを競合他社の弱点から学びました。 スマートフォンやマルチメディア、ネットワーク処理、サーバ、コンピューティング、その他をサポートするために開発された多数のSoC用アプリケーションプロセッサなど、システムオンチップ(SoC)に関与する設計チームと話し合い、NetSpeedは主要な競争相手は社内の設計チームであるとの認識に至りました。NetSpeedは、SoCの約80%に、独自仕様のバス、クロスバー、ファブリックなど社内開発ソリューションが統合されていると評価しています。 NocStudioは、キャシュコヒーレントコアを持つチップ(CPU、GPU、またはDSP)にはSoC設計の自動化とGemini NoCの生成を促し、キャシュコヒーレンシが不要なチップにはOrion NoCの生成を促すグラフィカルツールです。Geminiは、最大64のプロセッサクラスタと、I/Oコヒーレントなその他のコンポーネントを最大200個サポートします。Geminiでは最大256のCPUを使用した大規模並列チップ設計が可能です。


図1。NetSpeedのGeminiネットワークオンチップ

NocStudioの最終出力には、パフォーマンス統計、NoCの合成に必要なRTLファイル、C++機能モデル、検証テストベンチが含まれています。設計プロセスを高速化しリスクを軽減することで、NetSpeedのツールは、コスト削減と市場までの投入期間の短縮に役立ちます。すべてのIPブロックを暫定的なフロアプランに結びつけるNetSpeedのオンチップネットワークIPトポロジは、設計を最適化し、パフォーマンス、電力効率、ダイエリア、低レイテンシ、確定的なクオリティオブサービス(QoS)を実現します。 また、NocStudioは、構成と同時に修正可能な設計ツールで、プロトコルやネットワークレベルのデッドロックなど致命的なエラーを予防します(このフロントエンドツールが「構成と同時に修正」可能な理由およびツールの設計方法については、この記事を参照してください)。NocStudioには、SoCアーキテクチャの設計者が、何のリスクもなくコヒーレントなシステムにコンフィグラビリティを実現できるソフトウェアレイヤが用意されています。実際に、複雑なシステムを構成しようとする顧客は、正しく構成するために必要なすべての詳細を知っているか、何を指定しても正しく動作することを確認する方法があることを知っている必要があります。

図2。NocStudioを使用したNoCの設計

アーキテクチャ設計者は、必要なIPブロックをすべてNocStudioのメインウィンドウにドラッグアンドドロップできます。追加または修正を行うたびに、NocStudioではスクリプトを下部のウィンドウに自動的に表示して、合成コンパイラのIPブロックを定義します。もう1つのアプローチでは、下部のウィンドウでコマンドラインインターフェイスを使用して、IPブロックを定義するスクリプトを手作業で書き込むか編集します。 レイテンシ、バンド幅、またはプロトコルの要件が異なるIPブロック間のトラフィックを最適化するために、NocStudioではデータパスの幅を8~1,024ビットの範囲で変更し、最大8つの異機種混在フィジカルネットワークと32のバーチャルネットワークを作成できます(バーチャルネットワークは別個のNoCのように見えますが、同じ配線を使用します)。OrionとGeminiは主にARMベースのSoCを対象にしているため、AMBA 4(AMBA 5バージョンは開発中)およびAXIプロトコルをサポートするIPブロックに直接接続します。NocStudioの最終出力には、パフォーマンス、消費電力、およびエリア統計、NoCの合成に必要なRTLファイル、C++機能モデル、検証テストベンチが含まれています。


図3は、チップ最適化を実際の例で、配置、レイヤ、配線をステップごとに追い、チャンネルの最適化ではAMBA AXIインターコネクトと比べて消費電力が60%低減化されたSoCが生成されることを示します。 NocStudioはフロントエンド最適化設計ツールであり、以前のソフトウェアコンパイラやRTL合成ツールと同様、現在のSoC設計にはこのようなツールが不可欠になるだろうと考えています。最新のテクノロジノードで提供され常に複雑化を求める(膨大な数のゲート、数十ものCPU/GPU/DSPコア)信じられないようなレースとリンクした市場投入までの期間に対するプレッシャーは、現在設計手法を変えようとしています。このアーキテクチャの問題から生じた新しい繰り返しは費用がかかるだけでなく、TTMウィンドウが見つからないというだけの理由で、SoCの成功を危うくし悲惨なROIをもたらすため、テープアウト時に(さらに不運な場合は、テープアウトの後で)デッドロックを検出することはもはや容認できません。 遅かれ早かれ、業界は必然的にNocStudioと非常によく似たフロントエンド設計ツールを採用するでしょう。スケーラブルで高パフォーマンス、構成と同時に修正可能なSoCインターコネクトが必要なアーキテクチャ設計者は、特に設計にキャッシュコヒーレンスが必要な場合、NetSpeedの技術を高く評価するはずです。 Linley GroupのTom R. Halfhillが書いたホワイトペーパー“Automating Front-End SoC Design With NetSpeed’s On-Chip Network IP”をお読みください。


From Eric Esteve from IPNEST

Request A Demo

ajaxloader

Crafted @ Lollypop.biz